Modul 2 Percobaan 1 Kondisi 25
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja 5. Download 1. Kondisi [Kembali] (Percobaan 1 Kondisi 25) Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don't care, B6=0 2. Gambar Rangkaian Simulasi [Kembali] 3. Video Simulasi [Kembali] 4. Prinsip Kerja [Kembali] Dalam rangkaian JK flip-flop, terlihat bahwa kaki SPDT High terkoneksi dengan Vcc sedangkan kaki SPDT Low terkoneksi dengan Ground. Aliran arus dari Vcc menuju B1, yang memiliki logika 1, diteruskan ke kaki input S (Set), menjadikan inputnya logika 1. Pada B2, switch memiliki logika 0 yang kemudian diteruskan ke kaki input J, sehingga input J berlogika 0. Sementara itu, B4 juga memiliki switch dengan logika 0 yang diteruskan ke kaki input K, membuat input K berlogika 0. Arus kemudian mengalir dari B0 ke kaki R (Reset). CLK yang diberikan sinya