COMPUTER ANALYSIS
COMPUTER ANALYSIS
PSpice Windows
penggunaan software simulasi pada komputer untuk melakukan analisis sirkuit dan memprediksi kinerja sirkuit elektronik, sehingga dapat membantu dalam merancang dan memperbaiki sirkuit secara efektif dan efisien.
JFET Fixed-Bias Configuration
JFET Fixed-Bias Configuration adalah salah satu konfigurasi umum yang digunakan dalam rangkaian JFET (Junction Field-Effect Transistor) untuk mengatur dan memperoleh titik kerja yang diinginkan pada transistor tersebut.
Dalam konfigurasi Fixed-Bias JFET, transistor JFET diberi tegangan bias statis yang tetap (fixed) antara Gate dan Source. Tujuannya adalah untuk mempertahankan JFET pada titik kerja yang diinginkan, sehingga mengoptimalkan kinerja sirkuit.
Konfigurasi JFET pertama yang akan dianalisis di ac domain akan menjadi konfigurasi fixed-bias dari Gambar. 8.61 , menggunakan JFET dengan VP 4 V dan I DSS 10 mA. Resistor 10-M ditambahkan untuk bertindak sebagai jalur ke ground untuk kapasitor tetapi pada dasarnya merupakan sirkuit terbuka untuk analisis ac. J2N3819 n-saluran JFET dari perpustakaan EVAL digunakan, dan tegangan ac ditentukan pada empat titik berbeda untuk perbandingan dan ulasan. Konstanta Beta ditentukan oleh
dan dimasukkan ke dalam kotak dialog Edit Model yang diperoleh dengan urutan EDIT-PROPERTIES .
Vto juga diubah menjadi 4 V. Elemen jaringan yang tersisa diatur seperti yang dijelaskan
untuk transistor di Bab 5 .
Analisis jaringan menghasilkan cetakan Gambar 8.62. SIRKUIT
DESKRIPSI mencakup semua elemen jaringan bersama dengan node yang ditetapkan.
Secara khusus, perhatikan bahwa Vi diatur pada 10 mV pada frekuensi 10 kHz dan fase sudut 0 derajat.
Dalam daftar PARAMETER MODEL FET Persimpangan berikut, perhatikan bahwa VTO adalah 4 V dan BETA adalah 625E-6 A>V 2 0,625 mA>V 2 , seperti yang dimasukkan sebelumnya. Yang kecil SOLUSI BIAS SINYAL mengungkapkan bahwa tegangan pada kedua ujung R G adalah 1,5 V, menghasilkan V GS 1,5 V. Level tegangan pada bagian ini dapat dikaitkan dengan aslinya jaringan hanya dengan mencatat daftar node yang ditugaskan di DESKRIPSI SIRKUIT. Itu tegangan dari drain ke sumber (ground) adalah 12 V, meninggalkan penurunan 8 V di R D . AC Daftar ANALISIS mengungkapkan bahwa tegangan pada sumber (N01707) adalah 10 mV sebagaimana diatur, tetapi tegangan di ujung lain kapasitor adalah 3 m V lebih kecil karena impedansi kapasitor pada 10 kHz—tentu saja penurunan yang harus diabaikan. Pilihan 0,02 m F untuk frekuensi ini adalah jelas bagus. Tegangan sebelum dan sesudah kapasitor pada sisi keluaran adalah persis sama (ke tiga tempat), mengungkapkan bahwa semakin besar kapasitor, semakin dekat jaraknya karakteristik hubung singkat. Output dari 6.275E-2 62.75 mV mencerminkan a keuntungan sebesar 6.275.
Kotak dialog pengaturan akan muncul. Di bawah Analysis type , pilih AC/Sweep/Noise , lalu
di bawah AC Sweep pilih Linear . Frekuensi Mulai adalah 5 kHz, Frekuensi Akhir adalah
5 kHz dan Total Poin adalah 1 . OK , dan simulasi dapat dimulai dengan memilih
tombol Jalankan PSpice. Skema akan muncul, yang dapat keluar untuk menghasilkan tampilan
dari Gambar 8.63 dengan semua level tegangan ditampilkan sebagai dikontrol oleh opsi V. Tingkat dc yang dihasilkan mengungkapkan bahwa V GS adalah 1,823 V 3,635 V 1,812 V, sangat baik dibandingkan dengan
yang 1,8 V dihitung dalam Contoh 7.4. V D adalah 10,18 V, dibandingkan dengan tingkat yang dihitung dari
10,24 V, dan V DS adalah 10,18 V 3,635 V 6,545 V, dibandingkan dengan 6,64 V.
Untuk solusi ac, kita dapat memilih View-Output File dan temukan di bawah OPERASI POINT
INFORMASI bahwa g m adalah 2,22 mS, sangat baik dibandingkan dengan nilai yang dihitung dengan tangan
2,2 mS, dan di bawah ANALISIS AC bahwa tegangan keluaran ac adalah 125,8 mV, menghasilkan keuntungan sebesar
125,8 mV 24 mV 5.24. Level yang dihitung dengan tangan adalah gmRD = (2,2 mS)(2,4 k ) = 5,28.
Bentuk gelombang ac untuk tegangan output dapat diperoleh dengan kembali ke kotak dialog Simulation Setings dan di bawah Analysis type memilih Time Domain (Transient) . Kemudian, sejak
periode sinyal 5-kHz adalah 200 m s, pilih Run to time 1 ms, sehingga lima siklus dari
bentuk gelombang akan muncul. Tinggalkan opsi Mulai menyimpan data setelah pada 0 detik, dan di bawah Sementara
opsi masukkan ukuran langkah maksimum 2 m s, sehingga kami memiliki setidaknya 100 titik plot untuk masing-masing
siklus bentuk gelombang. OK , dan layar SCHEMATIC akan muncul. Pilih Trace Add Trace-V(J1:d) dan bentuk gelombang di bagian bawah Gambar 8.64 muncul. Jika Anda kemudian memilih
JFET Voltage-Divider Configuration, juga dikenal sebagai JFET Biasing dengan Pembagi Tegangan, adalah salah satu metode biasing yang umum digunakan dalam rangkaian JFET (Junction Field-Effect Transistor) untuk menentukan titik kerja transistor.
Dalam konfigurasi JFET Voltage-Divider, transistor JFET diberi tegangan bias statis yang ditentukan oleh pembagi tegangan resistor. Tujuannya adalah untuk mempertahankan JFET pada titik kerja yang diinginkan dan memastikan arus drain dan tegangan gate yang sesuai.
Cascaded JFET Amplifier, atau Penguat JFET bertingkat, adalah rangkaian penguatan yang menggunakan beberapa transistor JFET yang dihubungkan secara berurutan untuk meningkatkan penguatan sinyal.
Dalam Cascaded JFET Amplifier, setiap transistor JFET bertindak sebagai tahap penguatan yang saling terhubung. Sinyal input diterapkan pada tahap pertama, kemudian sinyal output dari tahap pertama dihubungkan ke tahap kedua, dan seterusnya. Setiap tahap menggunakan JFET sebagai elemen aktif untuk memberikan penguatan sinyal.
- Dalam rangkaian JFET Fixed-Bias Configuration, sebuah JFET dengan parameter R_DSS (Drain-Source Saturation Resistance) sebesar 10 kΩ memiliki tegangan V_DD sebesar 15 V. Resistor R_1 memiliki nilai 220 kΩ. Hitunglah nilai tegangan gate (V_G) yang dihasilkan oleh pembagi tegangan pada rangkaian jika R_2 memiliki nilai 100 kΩ.
Untuk menghitung nilai tegangan gate (V_G) dalam JFET Fixed-Bias Configuration, kita dapat menggunakan rumus pembagi tegangan:
V_G = (R_2 / (R_1 + R_2)) * V_DD
Menggantikan nilai-nilai yang diketahui:
V_G = (100 kΩ / (220 kΩ + 100 kΩ)) * 15 V V_G = (100 kΩ / 320 kΩ) * 15 V V_G = 0.3125 * 15 V V_G ≈ 4.69 V
Jadi, nilai tegangan gate (V_G) yang dihasilkan oleh pembagi tegangan pada rangkaian adalah sekitar 4.69 V.
jawab
: Dalam JFET Fixed-Bias Configuration, tegangan gate (V_G) dapat ditentukan menggunakan rumus pembagi tegangan:
V_G = (R_2 / (R_1 + R_2)) * V_DD
Kita ingin tegangan gate (V_G) menjadi 2 V, maka kita dapat menggantikan nilai-nilai yang diketahui ke dalam rumus tersebut:
2 V = (R_2 / (100 kΩ + R_2)) * 12 V
Sekarang kita akan mencari nilai resistor R_2 dengan mencari nilai yang memenuhi persamaan tersebut. Untuk melakukan ini, kita bisa menggunakan metode aljabar atau mencoba nilai-nilai resistor secara berulang-ulang.
Dalam contoh ini, kita akan menggunakan metode percobaan nilai-nilai resistor secara berulang-ulang untuk mendekati solusi:
Ambil contoh nilai resistor R_2 = 47 kΩ. Substitusikan nilai R_2 = 47 kΩ ke dalam persamaan: 2 V = (47 kΩ / (100 kΩ + 47 kΩ)) * 12 V 2 V = (47 kΩ / 147 kΩ) * 12 V 2 V ≈ 0.320 mV
Periksa apakah nilai yang diperoleh mendekati 2 V. Jika tidak, coba nilai resistor R_2 yang berbeda. Lanjutkan proses ini hingga nilai tegangan gate (V_G) mendekati 2 V dengan presisi yang diinginkan
JFET (Junction Field-Effect Transistor): JFET adalah transistor yang menggunakan medan listrik yang dihasilkan oleh tegangan gate untuk mengontrol arus yang mengalir antara drain dan source.
Resistors: Resistor digunakan dalam berbagai konfigurasi untuk menentukan tegangan bias, pembagi tegangan, atau mengatur arus dalam rangkaian JFET. Contoh resistors yang umum digunakan termasuk resistor pembagi tegangan, resistor source, dan resistor drain.
Sumber Tegangan (V_DD): Sumber tegangan adalah sumber energi listrik yang memberikan tegangan untuk mengoperasikan rangkaian JFET. Tegangan sumber ini dapat berasal dari sumber daya eksternal seperti baterai atau power supply.
Kapasitor (optional): Kapasitor dapat digunakan dalam beberapa konfigurasi untuk menyaring sinyal atau menyediakan jalur bypass pada frekuensi tertentu. Kapasitor sering digunakan dalam penguat dan rangkaian biasing untuk memperbaiki respons frekuensi dan stabilitas.
Sinyal Input dan Output: Sinyal input adalah sinyal yang dimasukkan ke dalam rangkaian JFET untuk diperkuat atau diproses. Sinyal output adalah sinyal yang diperoleh setelah melewati penguat atau rangkaian JFET, yang telah diperkuat atau diproses.
Komentar
Posting Komentar